# ⑲ 日本国特許庁(JP)

10 特許出顧公開

# ⑫ 公 開 特 許 公 報 (A)

昭62-274654

@Int\_Cl\_4

識別記号

庁内整理番号

母公開 昭和62年(1987)11月28日

H 01 L 27/08

102

7735-5F

審査請求 未請求 発明の数 1 (全3頁)

#### 

②特 願 昭61-118759

❷出 願 昭61(1986)5月22日

砂 明 者 江 口 宏 次 ①出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

10代 理 人 弁理士 内 原 晋

#### 明 細 書

# 1 発明の名称

入力保護装置

### 2 特許請求の範囲

### 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体集積回路の入力保護装置に係り 特に一導電型不純物を含むポリシリコン抵抗層と 一導電型の拡散層と更に入力用ポンディングパッ ドから延長したアルミ配線層とから構成される入 力保護装置に関する。

# 〔従来の技術〕

従来、例えば相補型MOS構造における入力保 複装置としては第3図及び第4図に示すようにN 型不純物を含むポリシリコン抵抗層31の一端を P型ウェル32中に形成されたN型拡散抵抗層33 の一端にオーミック接続し、このN型拡散抵抗層 33の他端はゲート(G)入力に導びかれる。次に、 前配ポリシリコン抵抗層31の他端はポンディン グパッド34に接続され、更にP型ウェル32は V88電源線35にオーミック接続されている。尚 ダイオードDは、P型ウェル32とN型拡散抵抗 層とで形成されたものである。

[発明が解決しようとする問題点]

上述した従来の入力保護装置は、N型不純物を リコン抵抗層の他端に接続された一導電型不純物 含ポリシリコン層 3 1 がトランジスタ業子のゲー ト電極層と同一配設層である為、上記ポリシリコ ン抵抗層31をN型拡散抵抗層33から平面的に 誰して配置しなければならずパターンレイアウト 上大きな面積を必要としている。また、上記ポリ シリコン抵抗層31と拡散抵抗層33との接続部 においてはサージ電圧が印加された瞬時において 最も電界集中が大きい為、絶縁膜を破壊し基板と 入力用ポンディングパッド34間が電気的にショ ートしやすく保護能力が上記接続部で制限される。 という欠点もあった。

本発明の目的は上記欠点を解消して、半導体集 横回路装置の高密度集積化を計ると共に、保護能 力の向上した半導体集積回路の入力保護装置を提 供するととにある。

#### [問題点を解決するための手段]

本発明の入力保護装置の構成は、入力ポンディ ングパッドに一端がオーミック接続された一導電 型不純物を含むポリシリコン抵抗層とこのポリシ

含むポリシリコン抵抗層13の一端をコンタクト 14でオーミック接続する。オーミック接続され たポリシリコン抵抗層 13はN型拡散抵抗層に沿 って、上部6000人の位置に形成され所定の抵抗、 値を得る。次に、入力用ポンディングパッドから 引き出された所定の配線幅をもち前配ポリシリコ ン抵抗層13に沿って配置され更に配線長250 AM をもつアルミ配線層15の他端は前配ポリシ リコン抵抗層13の他端とコンタクト16でオー ミック接続する一方、N型拡散層12の他端は所 定の抵抗値を得た後に入力ゲートGへと通じる。 尚、P型ウェル11はP型ウェル11中に形成し P型拡散層17より、Vcc 電源線18にコンタク ト19でオーミック接続される。

以上説明したよりに本発明によれば、従来のゲ ート電感配譲層と何一のポリシリコン抵抗層から ゲート電極配級層とは異った第2層目のポリシリ コン抵抗層へ換えたこと及び入力用ポンディング パッドから引き出した所定の幅及び配線長を持つ

〔発明の効果〕

を含む拡散抵抗層とを備えての拡散抵抗層の他端 ・側が保護すべき入力グートへと通じる半導体集費 回路の入力保護装置において、前記ポリシリコン 抵抗層を前記拡散抵抗層の上面に配慮し、更に前 記ポリシリコン抵抗層に沿ってとの上面には前記 入力用ポンディングペッドからのアルミ配盤層を 延長させ少なくとも前記入力用ポンディングパッ ドから 250 mm 以上の配線長を得た後に前記ポリ シリコン抵抗層とオーミック接続したことを特徴 とする。

#### 〔実施例〕

次に、本発明について図面を参照にして詳細に 説明する。第1図は本発明の実施例の入力保護装 置における入力保護パターンの平面図であり相補 型MOS集積回路の入力保護装置を例にとってい る。第2図は第1図のA-A′線上に⇒ける断面図 である。第1図及び第2図において、P型ウェル 11上に形成されたN型拡散抵抗層12の一端と、 ゲート電極層とは異なる第2層目のN型不純物を

アルミ配線層を使用したことによって拡散抵抗層 上には第2層目ポリシリコン抵抗層を又第2層目 ポリシリコン抵抗層上には、アルミ配線層をそれ ぞれサンドイッチ構造にして配置させることが可 能となり、従ってポリシリコン抵抗層及びアルミ 配線層の配置面積分が不要となり高密度集積化が 可能となる。

更に、入力用ポンディングパッドとポリシリコ ン抵抗層の接続に所定の幅及び配額長をあったア ルミ配線層を使用している為アルミ配線層の抵抗 成分やポリンリコン抵抗層との間のカップリング 容量でサージ電圧が印加された瞬時においてもア ルミ配線層とポリシリコン抵抗層との接続部にお いて電界集中がなくなり入力保護能力の向上がで きるという効果が得られる。


# 4. 図面の簡単を説明


第1回は本発明の実施例で半導体集積回路の入・ 力保護装置の平面図、第2図は第1図のA-A'線 における断面図、第3図は従来の入力保証パター


# 特開昭62-274654(3)


ンの平面図、第4図は第3図の等価回路である。 尚、図において、11,32 …… P型ウェル、12, 33…… N型拡散抵抗層、13…… 2層目 N型ポリシリコン抵抗層、31…… 1層目 N型ポリシリコン抵抗層、14,16,19 ……コンタクトホール、 17…… P型拡散層、15……アルミ配線層、34 ……ポンディングパッド、18,35 …… V<sub>SS</sub> 電源 線。

代理人 弁理士 内 原 晋:









第 4 🗹

CLIPPEDIMAGE= JP362274654A

PAT-NO: JP362274654A

DOCUMENT-IDENTIFIER: JP 62274654 A

TITLE: INPUT PROTECTION DEVICE

PUBN-DATE: November 28, 1987

**INVENTOR-INFORMATION:** 

NAME

EGUCHI, KOJI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP N/A

APPL-NO: JP61118759

APPL-DATE: May 22, 1986

INT-CL (IPC): H01L027/08

**US-CL-CURRENT: 257/538** 

ABSTRACT:

PURPOSE: To implement high density integration, by arranging the second **polysilicon resistor** layer on a diffused **resistor** layer, arranging an aluminum wiring layer on the second **polysilicon resistor** layer, thereby providing a sandwich structure, and omitting the **area** for arranging the **polysilicon resistor** layer and the aluminum wiring layer.

CONSTITUTION: One end of an N-type diffused <u>resistor</u> layer 12, which is formed

on a P-type well 11, is ohmic-connected with one end of a second **polysilicon resistor** layer 13, which is different from a gate electrode layer and includes N-type impurities, through a **contact** part 14. The **polysilicon resistor** layer, which is connected in an ohmic state, is formed along the N-type diffused **resistor** layer at a position higher than the layer by 6,000 & angst; and has a

09/24/2002, EAST Version: 1.03.0002

specified resistance value. Then, an aluminum wiring layer 15 is taken out of an input bonding pad and has a specified width of wiring. The wiring layer 15 is arranged along the **polysilicon resistor** layer 13 and has the wiring length of 250 μm. The other end of the aluminum interconnection layer 15 is connected to the other end of the **polysilicon resistor** layer 13 through a **contact** part 16 in an ohmic state. Meanwhile, the other end of the N-type diffused layer 12 is connected to an input gate G after a specified resistance value is obtained.

COPYRIGHT: (C)1987,JPO&Japio